全部博文（320）
| 标题 | 阅读 | 评论 | 转发 | 发布日期 | |
|---|---|---|---|---|---|
| Altera DSP Builder Blockset库为空解决(DSP Builder v9.1) | 2893 | 0 | 0 | 2010-07-11 | |
| 二进制 转换成十进制 BCD码(加3移位法) | 12787 | 4 | 0 | 2010-07-05 | |
| CycloneII特殊管脚的使用 | 1081 | 0 | 0 | 2010-07-02 | |
| CycloneII特殊管脚的使用 | 2617 | 0 | 0 | 2010-07-02 | |
| 高手进阶，终极内存技术指南——完整 | 1093 | 0 | 0 | 2010-07-02 | |
| 技术人才离职原因分析 | 1027 | 0 | 0 | 2010-07-01 | |
| 基于FPGA的IIC接口设计 | 1216 | 0 | 0 | 2010-07-01 | |
| inout用法浅析 | 1188 | 0 | 0 | 2010-07-01 | |
| 嵌入式存储器的设计方法和策略 | 1262 | 0 | 0 | 2010-06-30 | |
| 嵌入式存储器简单介绍与比较 | 2192 | 0 | 0 | 2010-06-30 | |
| 基于Verilog的VGA驱动设计（一）VGA时序分析 | 4020 | 0 | 0 | 2010-06-30 | |
| 我的FPGA学习历程 | 1216 | 0 | 1 | 2010-06-27 | |
| 有限状态机的VHDL优化设计（下） | 1978 | 0 | 0 | 2010-06-24 | |
| 有限状态机的VHDL优化设计（上） | 1644 | 0 | 0 | 2010-06-24 | |
| 联想FPGA实习项目后11点感受(转载） | 904 | 0 | 0 | 2010-06-21 | |
| Modelsim快捷键 | 4292 | 0 | 0 | 2010-06-20 | |
| verilog assign语句的用法未解之谜 | 13326 | 1 | 1 | 2010-06-19 | |
| $strobe $monitor $display | 1807 | 0 | 0 | 2010-06-19 | |
| (Verilog HDL)阻塞赋值和非阻塞赋值的区别和使用 | 15113 | 2 | 0 | 2010-06-08 | |
| （Verilog HDL）wire型和reg型的电路区别 | 9762 | 0 | 0 | 2010-06-08 |
